트랜지스터의 구조를 먼저 알아야한다
반도체 안에서는 수 억개의 트랜지스터가 있는데요. 반도체는 도체와 부도체의 사이의 개념으로 중간에서 전류를 흘려보낼지 말지 결정을 한다고 알고있을거에요. 더 디테일하게 들어가면, 반도체기판 위에 트랜지스터가 이러한 결정권이 있죠. 결론적으로 '트랜지스터=반도체'라고 말해도 과장이 없을 정도이죠. High-k, Low-k의 개념을 알려고 들어왔다가 갑자기 왜 트랜지스터 얘기를 하는지 의문이 생길 수도 있는데요. 트랜지스터의 구조를 알면, High-k, Low-k 개념이 저절로 이해되기 때문입니다.
우선, 트랜지스터는 전압을 들여보내는 입구역할을 하는 '게이트(gate), 전하를 공급하는 소스(source), 전하를 배출하는 드레인(drain)으로 구성됩니다. 구체적인 작동원리를 살펴보면, 게이트에 전압을 걸어주면, 소스와 드레인 사이에 전하가 모여 '채널'이라는 것을 형성하게 되는데요. 채널(Channel)은 일종의 다리 역할을 한다고 생각하면 되요.
절연막 속 High-k, Low-k
자, 이제부터는 High-k, Low-k가 직접적으로 들어가는 '절연막'을 설명할게요. 게이트에 전압을 걸면, 절연막은 기판에 흩어져있던 전하들을 싹싹 긁어모읍니다. 동시에, 절연막 이름에서도 알 수 있듯 전하들이 게이트 밖으로 빠져나가지 못하게 절연역할도 하는 것이죠.
절연막의 역할이 기판 속 전하들을 끌어모으는 것과 누설전류를 막는 것이 주요 기능이란 것을 알았어요. 그렇다면, 절연막의 성능으 높이기 위한 방법도 있겠죠. 우선, 막 면적이 넓을 수록, 막의 두께가 얇을 수록, 유전율 'K' 값이 높을 수록 좋습니다. 총 3가지를 만족할 수록 성능이 올라가는 것이죠. 참고로, 면적을 넓히는 것은 이제 힘들게 되었어요. 왜냐하면, 트랜지스터가 점점 소형화되면서 절연막 또한 면적을 줄여야만 했죠.
절연막의 면적, 두께도 안되니 유전율을 높여보자
그렇다면, 두께를 줄이는 것인데요. 기존 절연막 소재는 SiO2(실리콘옥사이드)였어요. 절연막 두께를 10nm 이하까지 줄이는데는 성공했지만, 더 이상은 더 얇게 만들 수 없게 되었어요. 더 얇게 만들었다가는 기판의 전하들이 절연막을 뚫고 게이트 밖으로 빠져나갈 수도 있기 때문이죠. 면적도 못늘리고 두께 줄이는 것도 한계에 봉착했으니 마지막 남은 한 가지 방법. 바로, 유전율을 높이는 것입니다. 유전이란 한자로 '꾈 유(誘)', '전기 전(電)'의 뜻을 가졌는데요. 말 그대로 전기를 유혹하는 것을 의미하죠. 유전율이 높을 수록 전하가 자연스레 모이는 것이죠.
참고로, 절연막은 전기가 통하지 않는데, 어떻게 전하들을 끌어모으는지 궁금해하는 분들이 있을 수 있는데요. 원리는 간단해요. 게이트에 전압을 걸어주면, 절연막의 원자핵(+)과 전자(-)가 분리가 되요. 분극이라고도 하죠. 분극이 더 멀리 될 수록 유전율이 높은 것입니다. 원자핵과 전자가 많이 늘어진 만큼 기판(실리콘)의 전하들이 잘 모이거든요.
절연막소재를 SiO2 > HfO2로 바꾸고 게이트소재도 폴리실리콘 > 메탈로 바꾸기 시작
반도체연구는 유전율을 높일 수 있는 절연막 소재를 찾게됩니다. 그래서 찾은 것이 기존의 소재 SiO2(실리콘옥사이드)에서 HfO2(하프늄옥사이드)로 전환한 것이죠. 참고로, SiO2의 유전율은 3.9, HfO2는 20 정도입니다. 5배 이상 유전율이 차이가 나는 것이죠. 똑같은 면적, 두께여도 전하를 5배 더 잘 긁어모은다는 의미이죠. 여기다가, 기존 폴리실리콘 기반이었던 게이트를 좀 더 궁합이 잘 맞는 메탈(금속)기반으로 교체합니다. 이렇게해서, 언론에서 많이들 언급하는 'HKMG(High-K Metal Gate)'가 탄생한 것이죠. 참고로, High-k는 전하를 잡아주는 기능때문에 D램 캐패시터에도 쓰입니다.
High-k의 단점은 신호전파가 느리다는 것과 누설전류를 SiO2보다 못하다는 것
다만, High-k도 절대적인 물질은 아니에요. 유전율은 확실히 높지만 단점이 존재하죠. 기존 실리콘기반 절연막은 표면 열처리만 하면되었는데, High-k는 원자층증착(ALD, Atomic Layer Deposition) 방식으로 해야해요(증착공정 쉬운설명). 물론, 정확성이나 초박막으로 만들기는 적합하지만 그 만큼 비용이 많이 발생을 하죠. 또한, 실리콘기반의 기판과 1대1로 정확히 들어맞지 않아요. 즉, 포장도로가 아닌 비포장도로가 된 것이죠. 그러다 보니, 전하들이 빠르게 고속도로 처럼 달릴 수 없게됩니다(=신호저하). 누설전류 방어도 기존 SiO2보다는 뛰어나지않기때문에 두께가 두꺼워질수도 있는 가능성도 존재합니다.
Low-k는 그렇다면 쓸모가 없을까요?
Low-k는 유전율이 낮다는 의미이니 전하를 끌어모으는 것이 High-k보다는 못하겠죠. 그런데, 반도체가 꼭 전하를 끌어 모아야하는 것은 아니에요. 반도체는 배선과 배선의 계속된 합이라고 할 수 있는데요. 서로 간의 통신을 위해서는 전하를 끌어모을 필요없이 그냥 냅두는 것이 가장 신호전파가 빠른 방법입니다. 물론, 배선과 배선사이 아무 물질을 투입 안하는 것이 가장 빠른 신호전파지만, 중간에 비우면 반도체가 제 기능을 못하기 때문에 뭐라도 채워야합니다. 그래서, 그나마 유전율이 낮은 Low-k를 채택하고 있는 것이죠. 결국, High-k, Low-k 모두 필요하다는 것입니다.
반도체 공정이 궁금한 분들은 '반도체공정 8대공정 순식간에 쉬운설명'을 참고하면 됩니다.