본문 바로가기

OSAT

네패스, 후공정 패키징업체로서 주목해야할 업체 (쉽게설명!)

네패스 사업

Assembly(70%, Bumping,FOWLP,PLP, Test=네패스아크), 디스플레이소재(13%, PR,Developer,Etchant,Cleaner), 리드탭(16%) / 자회사 : 네패스아크(Test 전문)  / 거래처 : 삼성전자(Assembly), LGD(전자재료), LG에너지솔루션(리드탭)

· Assembly : Bumping, FOWLP, PLP 

* Bumping : Solder Ball을 이용하여 칩과 기판을 연결

* Fan-out WLP : 개별칩 컷팅 후 개별 패키징 > 패키징 사이즈 더 키울 수 있음 > 솔더볼 더 많은 부착 > 주요사용처 : AI, 서버, HPC 등 

* PLP(Panel Level Package) : 여러 개의 칩을 패널(Panel)에 부착 > 한 번에 패키징 > 장점 : PCB를 사용하지 않아 두께 줄임. 제조시간&비용 단축

-------------------------------------

· 디스플레이 소재 : PR, Developer, Etchant, Cleaner

* PR(Photo Resist) : 감광액 > 역할 : 포토장비의 빛을 흡수하여 회로를 그림 

* Developer(현상액) : 회로부분 제외 감광액 제거 

* Etchant : 산화막 제거 

* Cleaner : 잔여 이물질 제거 

-------------------------------------

· 리드탭(조립공정) : 이차전지의 양극과 음극을 외부전기신호와 연결시켜주는 역할 + 전해액 누수방지

* 원재료 : 알루미늄, 구리, 니켈 

 

 

 

단위 : 백만원

 

 

기회

·

·

 

리스크

·

·

 

 


 

 

업데이트

 

 

주주구성(23.12월 기준) : 

 

 

 


 

 

네패스 

 

 

 

  조립(Assembly)공정은 이름 그대로, 전공정에서 생산된 칩을 외부의 전기적신호와 연결하기 위해 패키징하는 것을 의미해요. 네패스가 패키징하는 것을 소개하자면, Bumping(Solder Ball 부착), WLP(Wafer Level Package)가 있어요. 

 

1. 조립(Assembly)

 

1) Bumping

 

 

  Bumping은 Solder Ball이라는 주석(비철금속, 가공용이)으로 만들어진 것을 칩 위에 올려놔서 기판(Substrate)와 부착하는 것을 의미해요. 기존에는 Ball 모양이 아닌, 와이어형식으로 했지만, 전자이동속도, 전자밀도성으로 봤을 때 Bumping이 유리하여 요즘은 대부분 Bumping으로 가고 있어요. 

 

 

 

  Bumping하는 자세한 구조는 아래 그림과 같아요. 

 

 

 

정리 

Bumping : Solder Ball을 이용하여 칩과 기판을 연결 

 

 

2) WLP(Wafer Level Package)

 

  WLP는 Wafer Level Package의 약자로 말 그대로 웨이퍼(Wafer) 단(Level)에서 바로 패키징(Package)를 실시하는 것인데요. 기존에는 웨이퍼를 자르고 나서 각 개별칩들을 패키징하기 시작했어요. 즉, 피자를 원판형태에서 토핑을 올린 것이 아니라 자르고 나서 토핑을 해서 시간, 비용이 더 들었죠. WLP는 웨이퍼를 자르지 않은 상태에서 Bumping 같은 것을 해서 패키징을 바로하고 나중에 자르는 것이에요. 훨씬 공정시간, 비용을 단축시켰죠. 

 

 

 

  WLP도 종류가 있는데요. Fan-in WLP, Fan-out WLP가 있어요. Fan-in은 앞서 설명했 듯, 웨이퍼 위에서 바로 패키징을 하고 자르니 칩과 패키징의 크기가 같아요. 피자를 생각하면, 도핑이 흘러내리지 않은 이상 피자도우 안에 다 있죠. 크기가 같다고 할 수 있어요. 여기서, Fan이란 뜻이 '칩의 크기'를 의미해요. 칩 크기 안에 있다고 해서 Fan-in이라고 부르는 것이죠. 

 

  반면, Fan-out은 패키지의 크기가 칩 보다 크다는 뜻이에요. 어떻게 공정을 했을 까요? WLP에서 미리 칩을 안자른다고 했는데 자르는 것이에요. 자르고 나서, 하나 씩 다시 개별 포장을 하는 것이죠. 패키지의 크기가 칩보다 커지면 장단점이 있어요. 장점 : 외부입출력단자 더 설치가능 > 고출력 실현가능 / 단점 : 패키지두께가 두꺼워 짐 

 

 

 

정리 

 WLP(Wafer Level Package)  : 웨이퍼 자르지 않고 바로 패키징 > 개별 칩으로 분리 > 공정속도UP
* WLP 2가지 종류 : Fan-in, Fan-out
* Fan = 칩의 크기 
* Fan-in WLP : 웨이퍼레벨 패키징 완료 후 컷팅 > 칩과 기판 사이즈 같음 > 기판 사이즈 작기에 솔더볼 부착 적음 > 주요사용처 : 모바일 
* Fan-out WLP : 개별칩 컷팅 후 개별 패키징 > 패키징 사이즈 더 키울 수 있음 > 솔더볼 더 많은 부착 > 주요사용처 : AI, 서버, HPC 등 

 

  참고로, PLP라는 것도 있는데요. Panel Level Package라는 뜻이에요. 즉, 여러 개의 칩을 하나의 패널로 배치하여 한 번에 패키징하는 것을 의미하죠. 앞서 설명한, Fan-in, Fan-out WLP 모두 어쨌든 개별칩을 포장을 하는 것이에요. 웨이퍼를 나중에 자르긴 하니깐요. PLP는 이러한 개별칩들을 패널(Panel)이라는 곳에 한군데 모아서 한 번에 패키징을 하는 것이에요. 공정속도와 제조비용이 단축된다는 장점이 있어요. 

 

정리 

PLP(Panel Level Package) : 여러 개의 칩을 패널(Panel)에 부착 > 한 번에 패키징 > 장점 : PCB를 사용하지 않아 두께 줄임. 제조시간&비용 단축 

 

 

 

2. 전자재료 : Developer, Etchant, PR, Cleaner 

 

  네패스는 디스플레이소재도 생산을 하고 있는데요. 대표적인 제품으로는 PR, Developer, Etchant, Cleaner가 있어요. 

 

  PR은 Photo Resist의 약자로 포토레지스트, 즉 감광액을 말해요. 노광장비로 빛을 쏘면, PR이 빛을 흡수해서 회로가 그려지는 원리이죠. 디스플레이 패널은 어느 부분은 어둡게, 밝게 하는 픽셀 조절을 해야하기 때문에 포토공정이 필수적입니다. 또한, 남은 PR을 제거해주는 것이 Developer(현상액)입니다.  

 

  PR을 패널 위에 바르기 전, 산화막(SiO2)이 아래에서 지지를 해주고 있는데요. 외부 전류와 간섭을 차단하기 위해 절연체를 쓰죠. 포토공정이 끝나고 회로를 제외한 나머지 산화막을 깍을 때 쓰는 것이 Etchant입니다. 즉, 식각액이죠. 

 

  마지막으로 Cleaner인데요. 전반적인 공정이 끝나면 다양한 화학물질이 남아있는데요. 마지막 청소를 해주는 소재가 Cleaner의 역할입니다. 

 

 

정리 

디스플레이 소재 : PR, Developer, Etchant, Cleaner

* PR(Photo Resist) : 감광액 > 역할 : 포토장비의 빛을 흡수하여 회로를 그림 

* Developer(현상액) : 회로부분 제외 감광액 제거 

* Etchant : 산화막 제거 

* Cleaner : 잔여 이물질 제거 

 

 

3. 리드탭(Lead Tab)

 

  네패스는 이차전지 리드탭(Lead Tab)도 판매합니다. 리드 탭은 조립된 이차전지 안에 있는 양극, 음극을 외부전기신호와 연결시켜주기 위해 한데 모아주는 것인데요. 외부전기신호연결과 함께 안에 있는 전해액이 누수되지않게 방지해주는 역할도 해줍니다. 

 

리드탭(Lead Tab)

 

 

정리 

리드탭(조립공정) : 이차전지의 양극과 음극을 외부전기신호와 연결시켜주는 역할 + 전해액 누수방지

* 원재료 : 알루미늄, 구리, 니켈 

 

 

 

 

연구실적으로 보는 네패스의 현 주소

 

  개인적으로 네패스의 연구실적과 연구계획을 보면 동사의 현 상황과 미래 비전이 보인다고 생각을 하는데요. 같이 몇 개만 살펴볼까요. 

 

  칩렛(Chiplet)은 다양한 시스템반도체와 메모리칩이 한 패키지 안에 모여있는 것을 의미하는데요. 기존에는 개별 분리된 칩들을 연결했다면, 칩렛은 한 패키지 안에 있으니 속도, 성능면에서 월등해요. 이러한 칩렛은 고성능컴퓨팅이 요구되는 AI 같은 곳에 쓰이는데요. 이러한 칩랫을 패키징 할 때는 칩과 패키지를 잘 연결을 시켜야하겠죠. 보통, 패키지의 크기가 더 큼으로 만들어진 칩들을 패키지의 회로와 연결시켜주기 위해 재배선을 시켜줘야하는데요. 이를 RDL(Re-Distribution Layer)이라 부릅니다. 아래 연구실적은 이러한 RDL에 관한 R&D투자가 진행 중인 것을 보여줍니다.  

 


 

 

네패스에 대한 지속적인 업데이트는 맨 위 상단을 참고하면 유익합니다 :)